东方时讯网
世界上最大的两家铸造厂分别是台积电和三星。前者是世界上最大的独立代工厂，这意味着它为苹果和华为等公司设计自己的组件，但没有制造设备的芯片。台积电原定于四月召开新闻发布会，届时将发布3nm芯片生产路线图的更多细节。
处理节点引用适合集成电路内部的晶体管数量。处理节点越小，芯片内的晶体管数量越大。例如，台积电为华为的HiSilicon部门生产的7nm麒麟990 5G，封装了超过109亿个晶体管。内部具有更多晶体管的芯片更强大，更节能。5nm苹果A14 Bionic据说将配备150亿个晶体管;台积电将从今年下半年开始生产5nm芯片，该工艺节点的首批芯片将是A14 Bionic，而华为的下一个旗舰芯片有望称为麒麟1020。
您可以想象3nm芯片中将封装多少个晶体管。在现阶段，只有台积电和三星有路线图。根据MyDrivers的说法，在去年举行的三星代工论坛上，该公司表示，其3nm芯片的性能将比7nm芯片提高35%(例如将在欧洲的欧洲Galaxy S20系列中使用的Exynos 990)并降低了50%的功耗。三星希望3nm成为世界上最大的晶圆代工厂。三星表示，明年将能够开始大规模生产3nm芯片。台积电已投资195亿美元在一家工厂生产3nm芯片，该工厂将于今年开始建设。
三星放弃使用FinFET晶体管达到3nm
为了达到3nm，三星放弃了FinFET晶体管的使用，取而代之的是使用MBCFET(多桥沟道FET，多桥沟道场效应管)技术来提高晶体管性能。它还与FinFET制造工艺兼容，这将使三星更快更容易地向3nm迁移。台积电仍然必须决定是继续使用FinFET晶体管，还是要像三星一样转向全能门(GAA)晶体管。
三星将放弃FinFET晶体管，并将使用GAA到达3nm工艺节点
风险的延续是被称为摩尔定律的观察的延续。最初的发现是由英特尔联合创始人戈登·摩尔(Gordon Moore)发现的，它要求集成电路中的芯片数量每年增加一倍。1975年，也就是他首次进行观测10年后，摩尔修改了他的“法律”，要求集成电路中的晶体管数量每两年增加一倍。多年来，技术分析人士不断呼吁废除摩尔定律，但台积电和三星通过使用极紫外光刻等技术使其保持生命力。后者使用紫外线在硅晶圆上标记出更精确的图案;由于这些模式显示了将晶体管放置在芯片内部的位置，
为了举例说明过去几年中该行业所取得的进步，Apple内部设计的第一款SoC是A4，它在OG iPad和iPhone 4上首次亮相。该组件是使用45nm工艺制造的，正如我们之前指出的那样，2020年的A14 Bionic将使用5nm工艺节点制造。
今年四月，当台积电与媒体讨论3nm工艺节点时，我们应该更多地了解代工厂向3nm，2nm甚至更低的路线图。